Determination of all feasible robust PID controllers for open-loop unstable plus time delay processes with gain margin and phase margin specifications. | ISA Trans;53(2): 628-46, 2014 Mar. | MEDLINE

Contenido principal 1 Búsqueda 2 Pie de página 3

+A A -A Alto contraste

Portal Regional de la BVS

Información y Conocimiento para la Salud

Localizar descriptor de asunto Búsqueda Avanzada EVID@Easy

Determination of all feasible robust PID controllers for open-loop unstable plus time delay processes with gain margin and phase margin specifications.

Wang, Yuan-Jay.

Afiliación

Wang YJ; Department of Electrical Engineering, Tungnan University, Taiwan. Electronic address: yuanjaywang@mail.tnu.edu.tw.

ISA Trans ; 53(2): 628-46, 2014 Mar.

Article en En | MEDLINE | ID: mdl-24462232

Palabras clave

Gain margin; IAE; ISE; Phase margin; Robust PID controller; Stability equation; Time delay

Añadir a Mi BVS

Buscar en Google

Texto completo: 1 Colección: 01-internacional Base de datos: MEDLINE Idioma: En Revista: ISA Trans Año: 2014 Tipo del documento: Article Pais de publicación: Estados Unidos

Añadir a Mi BVS

Buscar en Google

Texto completo: 1 Colección: 01-internacional Base de datos: MEDLINE Idioma: En Revista: ISA Trans Año: 2014 Tipo del documento: Article Pais de publicación: Estados Unidos